Синтез скінченних автоматів Мура VLSI, орієнтованих на застосування у телекомунікаційних системах

Автор(и)

  • Олександр Олександрович Баркалов Університет Зеленогурський, Poland
  • Лариса Олександрівна Тітаренко Харківський національний університет радіоелектроніки, Університет Зеленогурський, Poland
  • Славомір Хмелевський Університет Зеленогурський, Poland

DOI:

https://doi.org/10.30837/pt.2020.1.06

Анотація

Запропоновано методи оптимізації логічної схеми кінцевого автомата Мура. Ці методи засновані на існуванні псевдоеквівалентних станів кінцевого автомата Мура, широкому коефіцієнту об’єднання по входу макроелементів PAL та вільних ресурсах вбудованих блоків пам’яті. Методи орієнтовані на гіпотетичні мікросхеми VLSI на основі технології CPLD і містять макроелементи PAL та вбудовані блоки пам’яті. Показано умови ефективного застосування кожного запропонованого методу. Запропоновано алгоритм вибору найкращої моделі кінцевого автомата для даних умов. Наведені приклади застосування запропонованих методів. Ефективність запропонованих методів також було досліджено. Аналіз ефективності запропонованих методів показав, що оптимальний у даних умовах метод завжди дозволяє зменшити апаратну кількість порівняно з раніше відомими методами проєктування кінцевого автомата Мура. Це зменшення апаратних засобів не призводить до зниження продуктивності блоку управління. Більше того, існують особливі випадки, коли деякі інші моделі кінцевого автомата Мура є більш ефективними. Запропоновані методи можуть бути модифіковані для реальних CPLD, де вбудовані блоки пам’яті відсутні. У цьому випадку система мікрооперацій також реалізована з використанням макроелементів PAL. Слід перевірити однакову ефективність запропонованих методів як для випадків FPGA із вбудованими блоками пам’яті, так і для CPLD CoolRunner на основі технології PLA. Запропоновані методи необхідно модифікувати відповідно до конкретних вимог цих мікросхем.

##submission.downloads##

Опубліковано

2020-12-11

Номер

Розділ

Статті