Генетичний алгоритм побудови функціональних тестів арифметико-логічних пристроїв

Автор(и)

  • Юрий Александрович Скобцов Донецький національний технічний університет вул. Артема, 58, г. Донецьк, Україна, 83001, Україна https://orcid.org/0000-0003-3209-5297
  • Дмитрий Евгеньевич Иванов Інститут прикладної математики та механіки НАН України вул. Рози Люксембург, 74, г. Донецьк, Україна, 83114, Україна https://orcid.org/0000-0001-9956-6589
  • Вадим Юрьевич Скобцов Інститут прикладної математики та механіки НАН України вул. Рози Люксембург, 74, г. Донецьк, Україна, 83114, Україна https://orcid.org/0000-0002-8546-0430

DOI:

https://doi.org/10.15587/1729-4061.2014.22407

Ключові слова:

цифровий пристрій, система на чіпі, вбудоване самотестування, функціональний тест, генетичний алгоритм

Анотація

В статті розглянуто застосування еволюційного підходу до генерації тестів для схеми вбудованого функціонального самотестування. Головна мета пропонованого підходу – зменшення розміру тестового словника за рахунок тестування внутрішньої логіки структурного рівня мікропрограмою пристрою. При цьому генерація даних та спостереження виконуються на функціональному рівні за допомогою генетичного алгоритму. Експериментальні дані показують високу ефективність підходу, що запропоновано.

Біографії авторів

Юрий Александрович Скобцов, Донецький національний технічний університет вул. Артема, 58, г. Донецьк, Україна, 83001

Доктор технічних наук, професор

Зав. кафедрою автоматизованих систем управління

Дмитрий Евгеньевич Иванов, Інститут прикладної математики та механіки НАН України вул. Рози Люксембург, 74, г. Донецьк, Україна, 83114

Доктор технічних наук, доцент

Старший науковий співробітник відділу теорії керуючих систем

Вадим Юрьевич Скобцов, Інститут прикладної математики та механіки НАН України вул. Рози Люксембург, 74, г. Донецьк, Україна, 83114

Кандидат технічних наук, доцент,

Завідуючий лабораторією дискретної математики та прикладної алгебри

Посилання

  1. ITRS 2010 technology roadmap [Electronic resource]. – available at: –http://www.itrs.net/Links/2010ITRS/Home2010.htm/. – Загл. с экрана. – (1.06.2013).
  2. Rajski, J. Arithmetic Built-in Self-test for Embedded Systems [Text] / J. Rajski, J. Tyszer. – Prentice Hall:Pearson Professional Education, 1997. – 256 p.
  3. Иванов, Д. Е. Генетические алгоритмы построения входных идентифицирующих последовательностей цифровых устройств [Text] / Д. Е. Иванов. − Донецк, 2012. − 240 с.
  4. Hamzaoglu, I. Test Set Compaction Algorithms for Combinational Circuits [Текст] / I. Hamzaoglu, H. Patel // Proceedings of the International Conference on CAD (ICCAD), 1998. – P. 283–289.
  5. Kruus, H. Defect-oriented BIST quality analysis [Text] / H. Kruus, R. Ubar, J. Raik // 12th Biennial Baltic Electronics Conference (BEC), 2010. – P. 153–156.
  6. Dorsch, R. Reusing scan chains for test pattern decompression [Text] / R. Dorsch, H.-J. Wunderlich // Proc. of Int. Test Conf., May 29 - Jun. 1, 2001. – P. 124–132.
  7. Novak, O. Test pattern decompression using a scan chain [Text] / O. Novak, J. Nosek // Proc. IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 24-26 Oct. 2001. – P. 110–115.
  8. Goldberg, D. E. Genetic Algorithm in Search, Optimization, and Machine Learning [Text] / D. E. Goldberg. − Boston, MA:Addison-Wesley Longman Publishing Co. – 1989. – 412 p.
  9. Logofătu, D. Efficient Evolutionary Approach for the Test Compaction Problem [Text] / D. Logofătu // 9th International Conference on development and application systems, 2008. – P. 144–148.
  10. Ubar, R. HyFBIST: Hybrid Functional Built-In Self-Test in Microprogrammed Data-Paths of Digital Systems [Text] / R. Ubar, N. Mazurova, J. Smahtina, E. Orasson, J. Raik // Int. Conference MIXDES. – 2004. – P. 497–502.
  11. Skobtsov, Y. A. Evolutionary approach to the functional test generation for digital circuits [Text] / Y. A. Skobtsov, D. E. Ivanov, V. Y. Skobtsov, R. Ubar // In Proc. of 9th Biennial Baltic Electronics Conf., BEC 2004 (Tallinn, Oct. 2004).- Tallinn Univ. of Techn., 2004. – P. 229–232.
  12. Whitley, D. A Genetic Algorithm Tutorial [Text] / Darrell Whitley // Statistics and Computting. – 1994. – №4. – P. 65–85.
  13. Touba, N. A. Test point insertion based on path tracing [Text] / N. A. Touba, E. J. McCluskey // In Proc. of IEEE VLSI Test Symposium, 1996. – P. 2–8.
  14. ITRS 2010 technology roadmap (2010). Available at:http://www.itrs.net/Links/2010ITRS/Home2010.htm.
  15. Rajski, J., Tyszer, J. (1997). Arithmetic Built-in Self-test for Embedded Systems. Prentice Hall:Pearson Professional Education, 256.
  16. Ivanov, D. E. (2012). Geneticheskie algoritmy postroeniya vxodnyx identificiruyushhix posledovatel’nostej cifrovyx ustrojstv. Doneck, 240.
  17. Hamzaoglu, I., Patel, H. (1998). Test Set Compaction Algorithms for Combinational Circuits. Proceedings of the International Conference on CAD (ICCAD), 283–289.
  18. Kruus, H., Ubar, R., Raik, J. (2010). Defect-oriented BIST quality analysis.12th Biennial Baltic Electronics Conference (BEC), 153–156.
  19. Dorsch, R., Wunderlich, H.-J. (2001). Reusing scan chains for test pattern decompression, 124–132.
  20. Novak, O., Nosek, O. (2001). Test pattern decompression using a scan chain Proc. IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 110–115.
  21. Goldberg, D. E. (1989). Genetic Algorithm in Search, Optimization, and Machine Learning. Boston, MA:Addison-Wesley Longman Publishing Co, 412.
  22. Logofătu, D. (2008) Efficient Evolutionary Approach for the Test Compaction Problem. 9th International Conference on development and application systems, 144–148.
  23. Ubar, R., Mazurova, N., Smahtina, J., Orasson, E., Raik, J. (2004). HyFBIST: Hybrid Functional Built-In Self-Test in Microprogrammed Data-Paths of Digital Systems. Int. Conference MIXDES, 497–502.
  24. Skobtsov, Y. A., Ivanov, D. E., Skobtsov, V. Y., Ubar, R. (2004). Evolutionary approach to the functional test generation for digital circuits. Tallinn Univ. of Techn., 229–232.
  25. Whitley, D. A. (1994). Genetic Algorithm Tutorial. Statistics and Computting, 4, 65–85.
  26. Touba, N. A., McCluskey, E. J. (1996). Test point insertion based on path tracing. In Proc. of IEEE VLSI Test Symposium, 2–8.

##submission.downloads##

Опубліковано

2014-04-18

Як цитувати

Скобцов, Ю. А., Иванов, Д. Е., & Скобцов, В. Ю. (2014). Генетичний алгоритм побудови функціональних тестів арифметико-логічних пристроїв. Eastern-European Journal of Enterprise Technologies, 2(9(68), 9–13. https://doi.org/10.15587/1729-4061.2014.22407

Номер

Розділ

Інформаційно-керуючі системи