Оцінка впливу розмірності програмних структур на збільшення часу їх програмного оброблення

Автор(и)

DOI:

https://doi.org/10.15587/1729-4061.2025.322989

Ключові слова:

швидкодія програм, оперативна пам'ять, операційний час, лінійна регресія, диференціальний аналіз

Анотація

Об’єктом дослідження виступило явище екстремального збільшення часу програмного виконання коду при певних розмірах даних, що ним обробляються. Вирішувана проблема полягала в перевірці загального характеру явища для різного обладнання.

Еволюція сучасної обчислювальної техніки, її оперативної пам’яті часто проходить екстенсивним способом – збільшенням кількості структурних елементів. Проблеми можуть проявлятись у тому, що періодичні процеси у коді починають проявляти резонансний ефект, який призводить до різних показників часу оброблення даних, розміри яких є кратними і некратними структурам блоків.

У роботі проведено дослідження впливу розмірності блоків даних на швидкість виконання циклу, який їх ітерує. Використано інструментарій диференціального регресійного аналізу результатів. Експерименти проведені на різному устаткуванні, що має різну архітектуру, тип та кількість оперативної пам’яті, працює під управлінням різних операційних систем. В усіх експериментах було виявлено резонансні ефекти, які призводили до відхилень у різницевому часі виконання контрольного та референтного блоків коду для критичної розмірності даних у 1.6–3.6 разів у порівнянні з середнім значенням. Абсолютний час самих операцій доступу до пам’яті контрольного блоку при цьому зростав до 136 разів у порівнянні з референтним. Критичними виявились структури, розмір яких є кратним степені двійки (2N), особливо з величинами 512 та 1024. Зазначені розміри є поширеними у багатьох задачах, зокрема, криптографічного призначення, а також при роботі з потоковими даними. Слідування рекомендаціям, наведеним у роботі, може допомогти передбачити чи виявити часові затримки у програмах, скомпільованих для конкретного обладнання, та покращити швидкодію програм шляхом їх усунення

Біографії авторів

Євген Валентинович Данилець, Одеський технологічний університет «ШАГ»

Кандидат технічних наук, доцент

Кафедра інформаційних технологій та фундаментальної підготовки

Дмитро Олександрович Корчевський, Одеський технологічний університет «ШАГ»

Доктор педагогічних наук

Кафедра інформаційних технологій та фундаментальної підготовки

Сергій Миколайович Новак, Одеський технологічний університет «ШАГ»

Кандидат технічних наук, доцент

Кафедра інформаційних технологій та фундаментальної підготовки

Денис Миколайович Самойленко, Одеський технологічний університет «ШАГ»

Кандидат фізико-математичних наук, доцент

Кафедра інформаційних технологій та фундаментальної підготовки

Микола Миколайович Суліма, Одеський технологічний університет «ШАГ»

Кандидат технічних наук,

Кафедра інформаційних технологій та фундаментальної підготовки

Посилання

  1. Cheng, G., Wan, Z., Ding, W., Sun, R. (2023). Memory Allocation Strategy in Edge Programmable Logic Controllers Based on Dynamic Programming and Fixed-Size Allocation. Applied Sciences, 13 (18), 10297. https://doi.org/10.3390/app131810297
  2. de Lecea, A. F., Hassan, M., Mezzetti, E., Abella, J., Cazorla, F. J. (2023). Improving Timing-Related Guarantees for Main Memory in Multicore Critical Embedded Systems. 2023 IEEE Real-Time Systems Symposium (RTSS), 265–278. https://doi.org/10.1109/rtss59052.2023.00031
  3. Over, A., Strazdins, P., Clarke, B. (2005). Cycle Accurate Memory Modelling: A Case-Study in Validation. 13th IEEE International Symposium on Modeling, Analysis, and Simulation of Computer and Telecommunication Systems, 85–96. https://doi.org/10.1109/mascots.2005.22
  4. Fletchery, C. W., Ren, L., Yu, X., Van Dijk, M., Khan, O., Devadas, S. (2014). Suppressing the Oblivious RAM timing channel while making information leakage and program efficiency trade-offs. 2014 IEEE 20th International Symposium on High Performance Computer Architecture (HPCA), 213–224. https://doi.org/10.1109/hpca.2014.6835932
  5. Samoilenko, D. (2011). Memory tracing influence on algorithm complexity. Electrotechnic and computer systems, 4 (80), 209–212. Available at: https://eltecs.op.edu.ua/index.php/journal/article/view/907
  6. Asifuzzaman, K., Verdejo, R. S., Radojković, P. (2022). Performance and Power Estimation of STT-MRAM Main Memory with Reliable System-level Simulation. ACM Transactions on Embedded Computing Systems, 21 (1), 1–25. https://doi.org/10.1145/3476838
  7. Worlanyo Gbedawo, V., Agyeman Owusu, G., Komla Ankah, C., Ibrahim Daabo, M. (2023). An Overview of Computer Memory Systems and Emerging Trends. American Journal of Electrical and Computer Engineering, 7 (2), 19–26. https://doi.org/10.11648/j.ajece.20230702.11
  8. Simple Linear Regression. Available at: https://www.ncl.ac.uk/webtemplate/ask-assets/external/maths-resources/statistics/regression-and-correlation/simple-linear-regression.html
  9. Mukundan, J., Hunter, H., Kim, K., Stuecheli, J., Martínez, J. F. (2013). Understanding and mitigating refresh overheads in high-density DDR4 DRAM systems. ACM SIGARCH Computer Architecture News, 41 (3), 48–59. https://doi.org/10.1145/2508148.2485927
  10. Sousi, A.-L., Yehya, D., Joudi, M. (2020). AES Encryption: Study & Evaluation. Rafik Hariri University. Available at: https://www.researchgate.net/publication/346446212_AES_Encryption_Study_Evaluation
  11. Laghari, A. A., Shahid, S., Yadav, R., Karim, S., Khan, A., Li, H., Shoulin, Y. (2023). The state of art and review on video streaming. Journal of High Speed Networks, 29 (3), 211–236. https://doi.org/10.3233/jhs-222087
Оцінка впливу розмірності програмних структур на збільшення часу їх програмного оброблення

##submission.downloads##

Опубліковано

2025-02-28

Як цитувати

Данилець, Є. В., Корчевський, Д. О., Новак, С. М., Самойленко, Д. М., & Суліма, М. М. (2025). Оцінка впливу розмірності програмних структур на збільшення часу їх програмного оброблення. Eastern-European Journal of Enterprise Technologies, 1(9 (133), 24–34. https://doi.org/10.15587/1729-4061.2025.322989

Номер

Розділ

Інформаційно-керуючі системи